联系人: 周林成
所在地:福建 厦门市
项目简介:
本发明请求保护一种基于流水线工作方式的LDPC译码器,涉及电子技术领域,采用流水线工作方式的设计思想,通过适量的增加计算量和RAM存储量,以保证VNU与CNU之间的工作。VNU为CNU提供计算所需要的变量点信息,CNU的输出由一系列双口RAM阵列进行数据缓存,每个双口RAM阵列的前一部分存储当前迭代所需信息,后一部分存储下一次迭代所需信息,在一次迭代的时序内,有足够的时间解决冲突,不会发生阻塞。本发明在耗费少量的资源代价下,有效提升译码器速度,该译码器结构适用于任何类型的矩阵。
Copyright © 2019 青海技术市场 青ICP备18001110号-4